sdqm.net
当前位置:首页 >> vErilog >>

vErilog

1.~ 按位取反 比如:11110 取反后卫00001 2.!逻辑取反 ,如!非0 为0 !0 为1

按位异或。 XOR

通常写a[MSB:LSB] 这里的MSB和LSB都要求是常数(或常数表达式) 而如果写a[BASE :- WIDTH]或a[BASE +: WIDTH] 则允许BASE改变(但WIDTH仍需为常数) 应当写成a[j -: 1]=XXX

大于等于 判断的时候是小于等于,其他的时候是赋值

开头是一撇“`”,表示宏定义(注意这个是程序里面自己定义,是设计程序的时候就定下来的,所以一般只能用这种语句格式),如`define M 8,`include,或者是引用宏,如assign y=`M*2或开头是单引号“'”的话,就是一个分隔的意思,如4'b1000; Verilo...

if(int_ctl) 等价于 if(int_ctl == 1); if(~int_ctl)等价于 if(int_ctl == 0); ~是按位取反,而!是逻辑取反 举个例,若data宽度为2,设值为2‘b10,则!data 值为0,~data为2'b01

条件判断语句 s为1 将a赋值给p s为0 将b赋值给p LS好像错了

b总共四位 ^b 是按位异或的意思,1,2位异或在与第三位异或在与第四位异或,相同为零不同唯一,最后结果应该是0

$stop用于在仿真时,暂停仿真。运行到$stop的时候,仿真会暂停;此时可以在命令行输入run继续运行仿真。 与此对应有一个$finish,这个是仿真停止。运行到$finish的时候,仿真停止退出,此时不可以再继续运行了。

** 表示多少次幂。如M=4,则mem[0:2**M-1]为mem[0:16-1]。

网站首页 | 网站地图
All rights reserved Powered by www.sdqm.net
copyright ©right 2010-2021。
内容来自网络,如有侵犯请联系客服。zhit325@qq.com